Intel、シリコンフォトニクスを搭載した8コア528スレッドプロセッサを披露

Intel は、Hot Chips 2023 でサーバー チップを超えた優れたテクノロジーを展示していました。 直接メッシュ同士を繋ぐ光学ファブリックを備えていました。 また興味深いのは、1 コアあたり 66 スレッドを備えた 8 コア プロセッサです。

繰り返しますが、タイプミスはご容赦ください。これらはライブで行われています。

この背後にある主な動機は、超疎データのための DARPA HIVE プログラムでした。

Intel が DARPA が調査していたワークロードをプロファイリングしたところ、それらが大規模に並列していることが判明しました。 それでも、キャッシュ ラインの使用率は低く、大きくて長くて順序が崩れたパイプラインなどは十分に活用されていませんでした。

ここに興味深いものがあります。 Intel は、ソケット内に 8 コアを備えた 66 スレッド/コアのプロセッサを搭載しています (528 スレッド?)。ワークロードのせいで、キャッシュは明らかに十分に使用されていません。 これは x86 ではなく RISC ISA です。

Intel は、これらを単一の OCP コンピューティング スレッドの 16 個のソケットに詰め込み、光ネットワークを使用しています。

これがダイアーキテクチャです。 各コアにはマルチスレッドのパイプラインがあります。

高速 I/O チップは、チップの電気機能から光機能への橋渡しをします。

こちらが使用している10ポートカットスルールータです。

これは、ルーターが配置されているオンダイ ネットワークです。 16 台のルーターの半分は、高速 I/O により多くの帯域幅を提供するためだけに存在します。 オンパッケージEMIBは物理接続層に使用されています。

オフダイでは、各チップはシリコン フォトニクスを使用して光ネットワークを駆動します。 これにより、同じシャーシ内にない場合でも、スイッチや NIC を追加することなく、チップ間でコア間の接続を直接行うことができます。

これらのチップは、EMIB を備えたマルチチップ パッケージとしてパッケージ化されています。 シリコン フォトニクス エンジンを使用すると、パッケージからファイバーのストランドに至るまでに、さらにいくつかの課題が加わりました。

こちらが光学性能です。

電力の点では、これは 8 コア 75W CPU で実現されました。 ここでの電力の半分以上はシリコンフォトニクスによって使用されています。

以下は、シミュレートされたワークロード パフォーマンスと測定されたワークロード パフォーマンスのスケーリングです。

これは実際のダイの写真と、これが TSMC 7nm で行われていることの確認です。

パッケージとテストボードは次のようになります。

これは 7nm で行われ、現在も研究室で作業が行われています。

Intel が Innovation 2022 で披露したプラグ可能コネクタを使用しなかったことは興味深いものでした。これは、プロジェクトの準備が整う前に構築された可能性があるようです。 これは光学面でAyar Labsの支援を受けました。

おそらく大きな点は、1 コアあたり 66 スレッドであることです。 それはとても大きな数字です。 人々はそのステータスを楽しんでくれると思います。

注意事項として、今週後半に Intel Xeon Max (HBM2e オンボードの Sapphire Rapids) に関するビデオを公開する予定で、DDR5 がインストールされていない状態で、ハイパーバイザーを起動し、すべて HBM から VM を実行する様子も紹介します。 Intel には、プロジェクトまたは製品版として、多くの珍しいチップがあります。 250,000 以上の YouTube チャンネルに登録して、Xeon Max などのチップを使ってできるすべての楽しいことをご覧ください。